CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - floating point verilog

搜索资源列表

  1. floating_point_verilog

    2下载:
  2. verilog写的浮点运算加法,希望对大家有用处-verilog to write floating point addition, we want to be useful
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-03
    • 文件大小:806
    • 提供者:dupengcheng
  1. float_add

    0下载:
  2. 该程序是用Verilog语言写的,可以完成(1,5,9)格式的浮点数相加。-The program is written in Verilog, you can complete the (1,5,9) add floating-point format.
  3. 所属分类:Other systems

    • 发布日期:2017-05-08
    • 文件大小:1788934
    • 提供者:陈晓
  1. fpu_sub

    0下载:
  2. verilog code floating point subtraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1372
    • 提供者:Nikhil
  1. fpuvhdl_latest

    0下载:
  2. the code describle a floating point adder with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:133175
    • 提供者:frank
  1. campur

    0下载:
  2. total added value for 6 data in 32bit floating point for verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3446
    • 提供者:hafiez
  1. 6data-power2verilog

    0下载:
  2. verilog code (power two) for 6 data entry in 32bit floating point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1194
    • 提供者:hafiez
  1. count-for-6-data

    0下载:
  2. count data entry for 6 data and convert to 32bit floating point in verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:616
    • 提供者:hafiez
  1. add

    0下载:
  2. 浮点加法器的用Verilog实现,32位的浮点加法器-Floating point adder Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1654639
    • 提供者:王轩
  1. floating_point_multiplier_verilog

    0下载:
  2. This code has written in verilog and it can multiply two floating point number with IEEE 754 standards and the out put of this code is in IEEE 754 standard.We have to put input in binary and the out put is also in binary.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:935
    • 提供者:sajad
  1. MULT

    0下载:
  2. the document used to describe the verilog codes design floating point multiplier in coms design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2350965
    • 提供者:rajapraba
  1. ADS7822-data-collection

    1下载:
  2. ads7822数据采集,verilog语言实现, 采集结果转换为IEEE754 单精度浮点输出!-the ads7822 data acquisition, the Verilog language, collected results into the IEEE754 single precision floating-point output
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-29
    • 文件大小:107993
    • 提供者:seven
  1. float

    0下载:
  2. 基于Verilog HDL的32位浮点运算加法器的源代码。-Based on the 32-bit floating point adder in Verilog HDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1188
    • 提供者:朱文
  1. float

    0下载:
  2. 32位浮点加法器 verilog语言编写-32-bit floating-point adder verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:1226
    • 提供者:
  1. Mul32

    1下载:
  2. Verilog语言编写的单精度浮点数乘法器-The Verilog language of single precision floating point multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:8218
    • 提供者:lenovo
  1. xjwbwd

    0下载:
  2. 这个fpadd程序应用verilog语言,实现的功能是简单的浮点加法器。初学的同学们可以一看。-This fpadd program applications verilog language to achieve the function is simple floating point adder. Beginner students can have a look.
  3. 所属分类:software engineering

    • 发布日期:2017-11-16
    • 文件大小:1211
    • 提供者:TD
  1. fpaddmisc-(1)

    0下载:
  2. VERILOG CODE FOR FLOating point adder
  3. 所属分类:File Formats

    • 发布日期:2017-04-06
    • 文件大小:2271
    • 提供者:hari
  1. altfp_mult_DesignExample_ex

    0下载:
  2. 浮点数乘法 verilog语言编写 可直接调用-Floating-point multiplication verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2405319
    • 提供者:linyi
  1. altfp_log

    0下载:
  2. 浮点数 log运算模块 verilog语言编写 可直接调用-Log floating point arithmetic module can directly call verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1224125
    • 提供者:linyi
  1. altfp_mult_abs

    0下载:
  2. 浮点数 乘法器带绝对值运算 verilog语言编写 可直接调用-Floating-point multiplier verilog language with absolute operation can be called directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:324785
    • 提供者:linyi
  1. altfp_matrix_mult

    1下载:
  2. 浮点数 矩阵乘法模块 verilog语言编写 可直接调用-Floating-point matrix multiplication module can directly call verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2248704
    • 提供者:linyi
« 1 2 34 »
搜珍网 www.dssz.com